问题描述：
[单选]
不完整的条件语句的描述，是Verilog描述时序电路的途径之一。
A．正确
B．错误
参考答案：查看无
答案解析：无
☆收藏
答案解析：无
☆收藏
- 我要回答: 网友(18.119.124.24)
- 热门题目: 1.在减速蜗杆传动中，用（）来计 2.声波速度在地层中的传播速度越 3.我知道如何把Word文档转成