问题描述：
[问答]
Verilog程序中设计源文件的后缀名是？ A.xdc B.sim C.bit D.v
参考答案：查看无
答案解析：无
☆收藏
答案解析：无
☆收藏
- 我要回答: 网友(3.137.198.37)
- 热门题目: 1.更年期是宫颈癌、乳腺癌等妇科 2.个人独资企业按20%的税率征 3.两个带电粒子，以相同的速度垂